121
|
1 ; RUN: llc -march=hexagon < %s | FileCheck %s
|
|
2
|
|
3 target triple = "hexagon-unknown--elf"
|
|
4
|
|
5 ; CHECK-LABEL: mul_1
|
|
6 ; CHECK: r1:0 = mpy(r2,r0)
|
|
7 define i64 @mul_1(i64 %a0, i64 %a1) #0 {
|
|
8 b2:
|
|
9 %v3 = shl i64 %a0, 32
|
|
10 %v4 = ashr exact i64 %v3, 32
|
|
11 %v5 = shl i64 %a1, 32
|
|
12 %v6 = ashr exact i64 %v5, 32
|
|
13 %v7 = mul nsw i64 %v6, %v4
|
|
14 ret i64 %v7
|
|
15 }
|
|
16
|
|
17 ; CHECK-LABEL: mul_2
|
|
18 ; CHECK: r0 = memb(r0+#0)
|
|
19 ; CHECK: r1:0 = mpy(r2,r0)
|
|
20 ; CHECK: jumpr r31
|
|
21 define i64 @mul_2(i8* %a0, i64 %a1) #0 {
|
|
22 b2:
|
|
23 %v3 = load i8, i8* %a0
|
|
24 %v4 = sext i8 %v3 to i64
|
|
25 %v5 = shl i64 %a1, 32
|
|
26 %v6 = ashr exact i64 %v5, 32
|
|
27 %v7 = mul nsw i64 %v6, %v4
|
|
28 ret i64 %v7
|
|
29 }
|
|
30
|
|
31 ; CHECK-LABEL: mul_acc_1
|
|
32 ; CHECK: r5:4 += mpy(r2,r0)
|
|
33 ; CHECK: r1:0 = combine(r5,r4)
|
|
34 ; CHECK: jumpr r31
|
|
35 define i64 @mul_acc_1(i64 %a0, i64 %a1, i64 %a2) #0 {
|
|
36 b3:
|
|
37 %v4 = shl i64 %a0, 32
|
|
38 %v5 = ashr exact i64 %v4, 32
|
|
39 %v6 = shl i64 %a1, 32
|
|
40 %v7 = ashr exact i64 %v6, 32
|
|
41 %v8 = mul nsw i64 %v7, %v5
|
|
42 %v9 = add i64 %a2, %v8
|
|
43 ret i64 %v9
|
|
44 }
|
|
45
|
|
46 ; CHECK-LABEL: mul_acc_2
|
|
47 ; CHECK: r2 = memw(r2+#0)
|
|
48 ; CHECK: r5:4 += mpy(r2,r0)
|
|
49 ; CHECK: r1:0 = combine(r5,r4)
|
|
50 ; CHECK: jumpr r31
|
|
51 define i64 @mul_acc_2(i64 %a0, i32* %a1, i64 %a2) #0 {
|
|
52 b3:
|
|
53 %v4 = shl i64 %a0, 32
|
|
54 %v5 = ashr exact i64 %v4, 32
|
|
55 %v6 = load i32, i32* %a1
|
|
56 %v7 = sext i32 %v6 to i64
|
|
57 %v8 = mul nsw i64 %v7, %v5
|
|
58 %v9 = add i64 %a2, %v8
|
|
59 ret i64 %v9
|
|
60 }
|
|
61
|
|
62 ; CHECK-LABEL: mul_nac_1
|
|
63 ; CHECK: r5:4 -= mpy(r2,r0)
|
|
64 ; CHECK: r1:0 = combine(r5,r4)
|
|
65 ; CHECK: jumpr r31
|
|
66 define i64 @mul_nac_1(i64 %a0, i64 %a1, i64 %a2) #0 {
|
|
67 b3:
|
|
68 %v4 = shl i64 %a0, 32
|
|
69 %v5 = ashr exact i64 %v4, 32
|
|
70 %v6 = shl i64 %a1, 32
|
|
71 %v7 = ashr exact i64 %v6, 32
|
|
72 %v8 = mul nsw i64 %v7, %v5
|
|
73 %v9 = sub i64 %a2, %v8
|
|
74 ret i64 %v9
|
|
75 }
|
|
76
|
|
77 ; CHECK-LABEL: mul_nac_2
|
|
78 ; CHECK: r0 = memw(r0+#0)
|
|
79 ; CHECK: r5:4 -= mpy(r2,r0)
|
|
80 ; CHECK: r1:0 = combine(r5,r4)
|
|
81 ; CHECK: jumpr r31
|
|
82 define i64 @mul_nac_2(i32* %a0, i64 %a1, i64 %a2) #0 {
|
|
83 b3:
|
|
84 %v4 = load i32, i32* %a0
|
|
85 %v5 = sext i32 %v4 to i64
|
|
86 %v6 = shl i64 %a1, 32
|
|
87 %v7 = ashr exact i64 %v6, 32
|
|
88 %v8 = mul nsw i64 %v7, %v5
|
|
89 %v9 = sub i64 %a2, %v8
|
|
90 ret i64 %v9
|
|
91 }
|
|
92
|
|
93 attributes #0 = { nounwind }
|